2016-05-04 15 views

Antwort

1

Wie Chisel Verilog-Code generieren und die CPLD Verilog für die Synthese akzeptieren, ja, es ist möglich. Ich habe es mit einem CoolRunnerII von Xilinx getestet. Das funktioniert gut.