2009-06-17 16 views

Antwort

4

Auschecken opencores.org.

+0

Ich möchte Sample-Komponente als Volladdierer. ist diese Seite, die das zur Verfügung stellen. Danke. – alsadk

+0

Weiß jemand, ob Code von opencores.org-Lizenz erfordert, dass Ihr endgültiges vhdl-Projekt auch als Open Source veröffentlicht wird? – JeffV

+0

http://www.opencores.org/?do=faq gehen Sie zu Lizenzierung. – alsadk

3

Sie können auch http://www.freemodelfoundry.com/ für VHDL- und Verilog-Module auschecken.

Gerade für Volladdierers ich es hier schreiben kann;)

entity full_adder is 
    port(
     a, b, cin: in BIT; 
     sum, cout: out BIT); 
end full_adder; 

architecture gate_level of full_adder is 
begin 
    sum <= (a xor b) xor cin; 
    cout <= ((a and b) or (a and cin)) or (b and cin); 
end gate_level; 

UPDATE: solches Werkzeug als Aldec Aktiv-HDL hat IP-Core-Generator. Sie können verschiedene Kerne auswählen, Eingabeparameter eingeben und fertige VHDL- oder Verilog-Komponenten erstellen. Aldec stellt Studentenlizenzen kostenlos zur Verfügung. Auschecken http://www.aldec.com/Company/University.aspx

+0

Vielen Dank, ich möchte bereit Komponenten wie full_adder zu verwenden .. etc. Vielen Dank für full_adder code. – alsadk

1

Wie David sagt, opencores.org ist ein guter Ausgangspunkt. Ein weiteres interessantes Projekt ist der LEON3-Prozessor und die zugehörige Gaisler-Bibliothek, verfügbar als Open-Source-Projekt von http://www.gaisler.com