Wie baue ich einen Zscale-Kern? (RISC-V, rocket-chip)

Question

Ich beziehe mich auf den folgenden Link, https://github.com/ucb-bar/zscale/issues/1 deutet an, dass zScale von dem Rakete-Chip-Generator mit nur verschiedener Build-Option eingebaut werden kann.

make CONFIG=ZscaleConfig MODEL=ZscaleTop verilog" instead.

jedoch aus https://github.com/ucb-bar/rocket-chip.git Repository, Ich finde keine solche Konfiguration 'ZscaleConfig' noch die ZscaleChip.scala in dem richtigen Verzeichnis. Der einzige Ort, an dem ich diese Konfigurations- und Dateien finde, ist das folgende Repository. gitlab.cs.fau.de/osek-v/osek-v/tree/a3c9431ee20f94bf2826251680de61b8d640b02d

Leider scheint das Repository etwas out-of-date zu sein, und es wird nicht Build ordnungsgemäß aufgrund un aufgelöste Werkzeug Abhängigkeiten (verschiedene Proxies scheint tot zu sein).

Ist der ZScale-Kern von Scala noch eine gültige Möglichkeit, die Verilog-Dateien zu erwerben, oder Herunterladen und Verwenden von VScale die einzige Möglichkeit? Wenn möglich, würde ich gerne von scala bauen, da es viele leistungsstärkere Funktionen unterstützt, wie z. B. Konfigurationsänderungen in der Hochsprache oder C-Simulation (RTL-Simulation), die VCS nicht zum Ausführen der Tests benötigt.

Vielen Dank, im Voraus.

Answer 1

Die Z-Skala ist veraltet und wird im Rocket Chip Generator nicht mehr unterstützt. den Repo und der Aufbau des RISC-V-Toolchain Nach der Initialisierung durch die Schritte in dem Rocket-Chip README folgen, können Sie einen kleinen Kern mit bauen:

cd vsim 
make verilog CONFIG=TinyConfig 

Dies baut eine Rakete Implementierung, die in Größe und Funktionalität des ähnlich ist alter Z-Skalenkern.

Answer 2

zScale wurde in https://github.com/ucb-bar/rocket-chip/commit/f52fc655a54bbfd3d5e89895cdd8152f5a77b69c#diff-0ff996c4528f4b67c36098dab7873f08 bei 16 2016. Mai

entfernen Sie können ältere Version von Raketen-Chip versuchen.