Was ist RISC-V? Warum wurde es erstellt? Welche Verbesserungen hat es gegenüber früheren RISC-Architekturen?Was ist RISC-V und wie ist es mit früheren RISC-Architekturen vergleichbar?
(Dies sollte ein Wiki für RISC-V auf Stackoverflow sein.)
RISC-V ist eine Befehlssatzarchitektur (ISA), die offen, sauber und leicht erweiterbar (und realistisch auch).
Es wurde ursprünglich als eine saubere ISA an der UC Berkeley für den Aufbau von Forschungsprozessoren gestartet. Eine 64b-ISA ohne Legacy-Gepäck, Gleitkomma-IEEE754-2008-Unterstützung und genug Opcode-Platz für Forschungserweiterungen war erforderlich.
Verglichen mit früheren RISC-ISAs gibt es keine Verzweigungsverzögerungsschlitze oder Registerfenster. Verzweigungsbefehle sind volle Register-Register-Größenvergleiche (anstatt nur gegen Null oder Gleichheit zu vergleichen). Außerdem ist es BSD-lizenziert, sodass andere ihre eigenen Prozessoren frei implementieren können.
die Einführung in das Handbuch lesen: RISC-V ISA Spec v2.0
Auch die Position Stück: The Case for Open Instruction Sets
@ Close-Wähler: Nein, dies auf jeden Fall sollten * nicht * zu Super User migriert werden; es ist eine Entwicklungsfrage, keine Nutzungsfrage. – Mehrdad