sei angenommen, dass ein Interrupt in Unicore Prozessor, der die Steuerung an ISR übergeben wird, während die CPU BH ausgeführt wird
Als allgemeine Praxis aufgetreten ist der Scheduler deaktiviert ist und die CPU das ISR
Die ISR deaktiviert dient der aktuelle IRQ und plant die untere Hälfte (tasklet hier) für die verzögerte Arbeit.
Nachdem ISR geliefert wurde (IRQ ist aktiviert) und jetzt bekam der Prozessor die Änderung, um die geplante untere Hälfte zu bedienen.
Während der Interrupt erneut auftritt, wird der aktuell laufende BH vorbelegt und die CPU führt den neuen ISR aus.
In diesem Fall, die zum Umschalten der Steuerung von BH verantwortlich ist, wird Prozessor auf der Annahme, dass der Scheduler deaktiviert ist und das System ist unicore
Meine Frage an ISR basieren.
'In diesem Fall, wer ist verantwortlich für die Umschaltung der Steuerung von BH zu ISR' - unterbrechen zwingt Prozessor wie üblich, ISR auszuführen. – Tsyvarev
Was für ein BH? ---- – user3344003
@ user3344003 'BH' ist 'untere Hälfte'. Es handelt sich um einen Code zum Warten von Interrupt-Daten, die mit einer niedrigeren Priorität ausgeführt werden. Es wird oft als verzögerter Prozeduraufruf bezeichnet. –