RISC-V und Spike: einige sehr grundlegende Fragen

Question

Ich möchte verschiedene Multi-Core-Hardware mit Risc V und Spike emulieren, aber ich habe wirklich Mühe, Dokumentation zu finden: zum Beispiel weiß ich nicht einmal, wo eine typische RISC-V Der Prozessor beginnt die Ausführung beim Zurücksetzen und scheint diese Informationen nicht in der ISA-Dokumentation zu finden.

Ist die Antwort auf die Spike-Quellen zu sehen? Oder gibt es noch andere Unterlagen, die ich vermisst habe?

Answer 1

Worum Sie bitten, ist kein Teil der ISA auf Benutzerebene, sondern die Plattformspezifikation.

Leider existiert ein solches Handbuch noch nicht.

Ihre beste Wette, besonders da die Plattform und die privilegierten Spezifikationen immer noch in der Entwicklung begriffen sind, ist es, den Spike-Quellcode zu betrachten, da es das "Goldene Modell" ist.

Ihre Frage nach dem Boot-PC zu beantworten, nur sehen, was Spike tut:

spike -d hello.riscv 

Answer 2

In Bezug auf Bootstrap-PC nach dem Neustart nach Post verknüpfen darunter von 0x200 ist.

How can I compile C code to get a bare-metal skeleton of a minimal RISC-V assembly program?

• Ich versuche immer noch herauszufinden, wie das Beispiel in verlinkten Beitrag erhalten up-to-date arbeiten Rakete.