Ich habe verschiedene Makefiles gesehen, wo sie die .SUFFIXES
Regel verwenden. die sich nach meinem Verständnis bedeutet, ein einfaches BeispielNicht in der Lage, die Verwendung von. Suffixes Regel in Makefile Ubuntu zu verstehen
Schritt 1 unter:
.SUFFIXES: .o .c .cpp .cc .cxx .C
#where $< indicates the source file and [email protected] represents the target file.
.cpp.o:
$(CXX) -c $(INCPATH) -o "[email protected]" "$<"
es wird die Zieldatei auf eine .o
Datei mit der Quelle mit CXX
Compiler kompiliert werden.
Aber danach habe ich auch einige andere Befehle wie
schritt2 siehe:
all: Makefile $(TARGET)
Schritt 3:
someobjectfile.o: dependencies
Wenn wir also mein Ziel verwenden können .SUFFIXES
Regel zu kompilieren, warum dann Step3 verwenden. Ich entschuldige mich, wenn es eine dumme Frage ist.