cpu-architecture

1Hitze

1Antwort

Ich analysiere Agner Fog's "Optimizing subroutines in assembly language: An optimization guide for x86 platforms". Besonders versuche ich Kapitel 12.7 zu verstehen. Und es gibt ein Problem, das ich ni

3Hitze

1Antwort

Zeichnet Android die Gerätearchitektur auf?

Ich bin neu in Android-Programmierung, ich lese die Antworten auf diese Frage Why shouldn't an Android app be written in C/C++ because you "simply prefer to program in C/C++"? in der ersten Antwort vo

1Hitze

1Antwort

Wort/Byte-Adressierbarkeit & blockfrei/ausgerichteter Zugriff zum Hauptspeicher

I zwei Paare von Konzepten in Tannebaum des MOS begegnet: Wort vs. Byte Adressierbarkeit ausgerichtet vs. blockfrei Zugang Ich verstehe nicht wirklich, wie diese beiden Paare zusammenhängen. Im Besond

1Hitze

1Antwort

Wo werden Mikrobefehle nach der Decodierung von Maschinenbefehlen gespeichert?

Bei CISC-Architechture-Prozessoren werden Maschinenbefehle in Mikrobefehle decodiert und dann ausgeführt. Nach der Dekodierung und vor der Ausführung, wo werden diese Mikrobefehle gespeichert? Gibt es

0Hitze

1Antwort

Abhängigkeitskettenanalyse

Von Agner Fog's "Optimizing Assembly" guide, Abschnitt 12.7: eine Schleife Beispiel. Einer der Absätze den Beispielcode zu diskutieren: [...] Analyse für Pentium M: ... 13 Uops bei 3 pro Takt = eine I

0Hitze

2Antwort

Android SDK. Kann nicht starten AVD

Problem: Ich verwende nur Befehlszeilenprogramme. AVD hat vor einiger Zeit gut funktioniert. Jetzt mit verschiedenen Konfigurationen bekomme ich nur "Starten Emulator für AVD ...", die einfach ohne Fe

2Hitze

1Antwort

Elektronenfenster: Architektur

Gibt es eine Möglichkeit, die Architektur des Elektrons im Hauptprozess zu erkennen? process.platform scheint win32 auch auf x64 Maschinen zurückzugeben, und ich finde keine Option in der Dokumentatio

0Hitze

1Antwort

Kennt DMA NUMA-Knoten?

Angenommen, wir haben 2 physische Prozessoren mit 2 Steckplätzen, die an 2 NUMA-Knoten angeschlossen sind. Wir haben auch 2 PCIe-Geräte über einen DMA-Controller mit dem System verbunden. Was bedeutet

-1Hitze

1Antwort

Ich bin etwas verwirrt über die Anzahl der Stände in MIPS Pipeline-Prozessor

Ich las vor kurzem in Buch von H Patterson, dass die Anzahl der Boxen (ohne Weiterleitung) in einem MIPS Pipeline-Prozessor würde zwischen zwei hinzufügen Anweisung wie folgt sein: add s0 s1, s2 add s

0Hitze

1Antwort

Atmel AVR SRAM vs Register

In der Atmel AVR-Architektur befinden sich Register und SRAM im selben Datenspeicherbereich (zum Beispiel 0x0000 bis 0x001F wären Register und 0x300 wäre interner SRAM). Wie wird das umgesetzt? Ist es