cpu-cache

6Hitze

2Antwort

Compiler Optimierungen Wirkung auf FLOPs und L2/L3 Cache Miss Rate mit PAPI

Also wir wurden mit einer Aufgabe beauftragt, etwas Code zu kompilieren (wir sollen es als eine Blackbox behandeln), mit verschiedenen Intel Compiler Optimierungsflags (-O1 und O3) sowie Vektorisierun

c intel compiler-optimization cpu-cache flops 2014-10-29

---

9Hitze

3Antwort

Schreiben Sie ein Programm, um CPU-Cache-Größen und Ebenen zu erhalten

Ich möchte ein Programm schreiben, um meine Cache-Größe (L1, L2, L3) zu bekommen. Ich kenne die allgemeine Idee davon. Weisen ein großes Array jedes Mal davon unterschiedlicher Größe Zugang Teil. Also

c++ performance computer-architecture cpu-cache 2013-10-02

---

5Hitze

2Antwort

Struktur der Arrays und Speicherzugriffsmuster

Dies ist eine Art Follow-up zu dieser ursprünglichen Frage mit einigen neuen Informationen hinzugefügt. Sehen Sie hier für den ersten Teil, wenn Sie interessiert sind: Struct of arrays, arrays of stru

c arrays struct simd cpu-cache 2015-07-15

---

5Hitze

6Antwort

So berechnen Sie effektive CPI für einen 3-Level-Cache

Ich bin hoffnungslos auf einem Hausaufgaben-Problem stecken, und ich würde gerne etwas helfen, es besser zu verstehen. Hier ist, was ich gegeben wurde: CPU Basis CPI = 2, Taktrate = 2GHz Primär-Cache

caching architecture cpu-architecture cpu-cache hit 2013-11-25

---

5Hitze

2Antwort

Einfacher Test zur Messung von Cache-Zeilen Größe

Ausgehend von diesem Artikel - Gallery of Processor Cache Effects von Igor Ostrovsky - Ich wollte mit seinen Beispielen auf meiner eigenen Maschine spielen. Dies ist mein Code für das erste Beispiel,

c++ linux performance cpu-cache 2015-07-16

---

0Hitze

1Antwort

Flushing ein virtueller Adressbereich

Ich entwickle ein Linux-Kernel-Modul, das eine Schnittstelle mit einer Hardwarekomponente verbindet, die auf die DDR mithilfe von DMA zugreifen. (Laufen auf einem Arm SoC) Was im wesentlichen der Trei

linux-kernel linux-device-driver cpu-cache 2016-03-23

---

1Hitze

1Antwort

Warum CLFLUSH Bedürfnisse + m konstant

fand ich, dass in Linux kernel, the clflush function als implementiert asm volatile("clflush %0" : "+m" (*(volatile char __force *)__p)); Ich verstehe nicht ganz, warum + m hier verwendet wird? In m

linux x86 kernel cpu-cache 2016-03-25

---

5Hitze

2Antwort

Array von Strukturen (AOS) vs Struktur der Arrays (SoA) auf zufällig lesen für die Vektorisierung

Meine Frage aus dem Buch in Hinblick auf den folgenden Satz ist: Leider ist die SoA Form in allen nicht ideal Umstände. Für zufällige oder inkohärente Umstände, Gather werden verwendet, um auf die Dat

c++ parallel-processing vectorization cpu-cache 2015-02-23

---

5Hitze

1Antwort

Haben Caches die Endlichkeit ihrer CPU?

Mit anderen Worten, spiegeln L1, L2, L3 usw. Caches immer die Endianz ihrer CPU wider? Oder macht es mehr Sinn, Daten immer in Caches in einigen spezifischen Endianness zu speichern? Gibt es eine allg

cpu cpu-cache endianness 2015-11-05

---

12Hitze

3Antwort

CUDA deaktiviert den L1-Cache nur für eine Variable

Gibt es eine Möglichkeit auf CUDA 2.0-Geräten, den L1-Cache nur für eine bestimmte Variable zu deaktivieren? Ich weiß, dass man L1-Cache zur Kompilierzeit deaktivieren kann, indem man für alle Speiche

caching assembly cuda cpu-cache ptx 2012-09-23

---