module johnson #(parameter N=8)
(output logic [N-1:0] q, input logic clk,reset);
always_ff @(posedge clk,posedge reset)
if(reset)
q<=0;
else
q<={~q[0],q[N-1:1]};
endmodule
Oben ist der Systemverilog HDL für einen 8-Bit-Johnson-Zähler. Ich lese aus einem Lehrbuch, dass es eine große Anzahl von unbenutzten Zuständen aufweist, die einen eigenen Zähler bilden, d. H. Eine parasitäre Zustandsmaschine. Was genau ist diese parasitäre Zustandsmaschine?Was ist parasitäre State Machine in Johnson Zähler