Ich versuche, einen Shifter mit d-Flip-Flop als Komponente zu entwerfen .. Der Flip-Flop funktioniert gut .. aber der Shifter-Ausgang bleibt undefined, wie soll ich es beheben? dies ist der shiftier Codezyklische Verschiebung mit d-Flip-Flop vhdl
entity cyclicSR is -- 3-bit cyclic shift register
port (CLK: in bit; Qout: out bit_vector(1 to 3)) ;
end cyclicSR;
architecture cyclicSR3 of cyclicSR is
component DFF
port (D, CLK: in bit; Q: out bit);
end component;
signal Q1, Q2, Q3: bit;
begin
FF1: DFF port map (Q3, CLK, Q1);
FF2: DFF port map (Q1, CLK, Q2);
FF3: DFF port map (Q2, CLK, Q3);
Qout <= Q1&Q2&Q3;
end cyclicSR3;
Soll ich einen Wert q3 zuweisen ?? wie kann ich das machen?