memory-model

7Hitze

3Antwort

Wie kann memory_order_relaxed zum Erhöhen der Anzahl von atomaren Referenzen in intelligenten Zeigern verwendet werden?

Betrachten Sie den folgenden Code-Schnipsel genommen von Herb Sutter Vortrag auf atomics: Die smart_ptr Klasse enthält eine Pimpl Objekt control_block_ptr enthält den Referenzzähler Refs genannt. // T

c++ multithreading c++11 memory-model relaxed-atomics 2014-12-24

---

6Hitze

1Antwort

Speichermodell in Ruby

Wie Speicher in Ruby verwaltet wird. Für Beispiel: wenn wir das C-Programm während der Ausführung nehmen, ist das folgende das Speichermodell. Ähnlich wie wie Speicher in Ruby behandelt wird. C:

ruby-on-rails ruby memory memory-management memory-model 2016-07-04

---

5Hitze

1Antwort

VB.NET: Muss ich Thread.MemoryBarrier() vor jedem Lesevorgang aufrufen, wenn ich meine Schreibvorgänge immer mit Thread.MemoryBarrier() abgeschlossen habe?

VB.Net hat kein Äquivalent von C# volatilem Schlüsselwort, also müssen Sie flüchtig manuell implementieren, was normalerweise getan wird, indem Thread.MemoryBarrier() vor dem Lesen und nach dem Schrei

.net vb.net multithreading thread-safety memory-model 2015-01-14

---

11Hitze

2Antwort

Werden zwei entspannte Schreibvorgänge an derselben Stelle in verschiedenen Threads immer in der gleichen Reihenfolge von anderen Threads angezeigt?

In der x86-Architektur haben Speicher an demselben Speicherort eine Gesamtreihenfolge, siehe z. B. this video. Was sind die Garantien im C++ 11-Speichermodell? Genauer gesagt, in -- Initially -- std:

c++ c++11 concurrency memory-model stdatomic 2014-12-06

---

31Hitze

2Antwort

Ist die Synchronisation mit `std :: mutex` langsamer als mit` std :: atomic (memory_order_seq_cst) `?

Der Hauptgrund für die Verwendung von Atomics über Mutexe ist, dass Mutexe teuer sind, aber das Standardspeichermodell für atomicsmemory_order_seq_cst ist, ist das nicht genauso teuer? Frage: Kann gle

c++ c++11 concurrency memory-model compare-and-swap 2013-04-30

---

10Hitze

1Antwort

Sind synchronisiert mit edegs Compiler Barrieren in beiden Richtungen neu ordnen?

Ich habe eine Frage zum Java Memory Model. Gegeben das folgende Beispiel: action 1 action 2 synchronized(monitorObject) { //acquire action 3 } //release action 4 acquire und release kann je

java multithreading compiler-optimization memory-model java-memory-model 2014-11-03

---

8Hitze

1Antwort

Implizite Synchronisation beim Erstellen/Verbindungsfäden

Was die minimal Framing erforderlich ist für x ‚s-Typ für diesen Code zu arbeiten, die implizite Synchronisation unter Berücksichtigung bei der Erstellung/einen Thread Beitritt: std::atomic? volatile?

c++ multithreading language-lawyer memory-model 2015-04-16

---

0Hitze

1Antwort

Wirkung der Speicher Bestellanweisungen auf x86/x86_64 mehrere Sockets

versucht, die Antwort auf diese Frage in der Intel 64/IA-32, aber konnte keine endgültige Antwort finden. Fragen sind: Wenden Speicherbefehlsanweisungen, wie beispielsweise SFENCE, nur den lokalen Pro

caching multiprocessing x86-64 memory-model 2016-05-18

---

5Hitze

1Antwort

entspannte Bestellung von C++ 11 Speichermodell

Ich war die entspannte Bestellung Semantik von C++ 11 Speichermodell auf x64 getestet, und mir wurde gesagt, dass auf x86/64 nur speichern/laden Neuordnung existiert, so schrieb ich Folgendes Programm

c++11 memory-model 2014-11-23

---

8Hitze

1Antwort

Speicherbarrieren und Linux-Kernel spinlock auf TILE-Gx

im Linux-Kernel spinlock Implementierung für die TILE-Gx-Architektur, es sieht aus wie sie alle Speicherbarrieren geben keine beim Sperren (nur beim Entriegeln): https://github.com/torvalds/linux/blob

multithreading linux-kernel memory-barriers memory-model tilera 2013-12-12

---