Könnte jemand bitte den Unterschied zwischen einer TLB (Translation Lookaside Buffer) Miss und einer Cache-Miss erklären? Ich glaube, ich fand heraus, TLB bezieht sich auf eine Art virtuellen Speicher
Unterstützt das Linux auf x86-64 mehrere große Seitengrößen (z. B. 2MB und 1GB Seitengrößen jenseits der 4KB-Basisseitengröße)? Wenn ja, gibt es eine Möglichkeit zu spezifizieren, dass für eine bestim
Ich habe einen TLB-Fehler bei Ladefehler, wenn ich den Gabel-Test ausführen, ich verstehe, dies liegt daran, falsche stackptr zu mips_usermode übergeben, scheint meine Implementierung um einige Vorsch
Welche Adressierung wird in den Prozessoren x86/x86_64 für Caching in den L1, L2 und L3 (LLC) verwendet - physisch oder virtuell (mit PT/PTE und TLB) und irgendwie wirkt sich PAT(page attribute table)
Mein Verständnis ist, dass Hardware Prefetching nie Seitengrenzen überschreiten wird. Ich frage mich, ob ein Software-Prefetch die gleiche Einschränkung hat, d. H. Kann ich einen Software-Prefetch ver