0Hitze
2Antwort
System Verilog Makro mit Zeichenfolgen
1Hitze
1Antwort
uvm Monitor Methodik & run_phase
0Hitze
1Antwort
0Hitze
1Antwort
Wie kann ich 2 Instanzen von Monitoren zu 2 Instanzen von Schnittstellen erstellen
0Hitze
2Antwort
1Hitze
1Antwort
Wo können Sie uvm_blocking_put_port und uvm_analysis_port verwenden?
0Hitze
2Antwort
3Hitze
3Antwort
Warum uvm_transaction-Klasse, wenn wir immer von uvm_sequence_item erweitern?
0Hitze
1Antwort
Erklären Verifikation eines DUT im Interview
0Hitze
3Antwort
Wie binden Sie eine Schnittstelle mit dem System-Verilog-Modul?