2016-04-12 9 views
-1

Ich habe ein Problem mit Generika in Quartus.Das Ändern des generischen Werts in Quartus beeinflusst nicht das Ergebnis der Kompilierung

Sie funktionieren, aber wenn ich deklariere sagen wir n = 10, und später ändern Sie es zu n = 100, die Kompilierung und Simulation Ergebnisse nicht ändern. Es ist, als wäre der generische Wert immer noch n = 10.

Ich habe versucht, das Design neu zu kompilieren, aber es hat nicht funktioniert. Ich habe versucht, temporäre Dateien zu löschen, indem ich alle Verzeichnisse in meinem Projektordner lösche, aber immer noch nichts. Ich habe versucht, das Projekt zu archivieren und es wiederherzustellen - nein.

Nur Kopieren des Inhalts der VHDL-Datei, Einfügen in eine neue Datei mit einem anderen Namen und Neukompilieren scheint zu funktionieren.

Gibt es eine Möglichkeit, Quartus zu zwingen, den generischen Wert zu bestätigen? Ich nehme an, ich könnte diese Werte überlegen, bevor ich sie einfüge, aber aus offensichtlichen Gründen ist das Erstellen einer neuen Datei, das Erstellen eines neuen Symbols und das Ändern der Hauptdesign-Datei ein Ärgernis. Irgendeine Idee, was kann ich dagegen tun? Gibt es irgendetwas?

Antwort

0

Sieht aus wie oberste Ebene schematische .bdf-Datei ist hier schuld. Ich habe versucht, das Symbol nach dem Neukompilieren zu aktualisieren, es hilft nicht. Das Löschen und erneute Hinzufügen von Komponenten hilft. Nach dem Löschen der Hauptgrafikdatei und dem Festlegen meines VHDL-Designs als Entität auf oberster Ebene (mit generischem Inneren) löst eine einfache Neukompilierung das Problem.

Gute Arbeit, Quartus. Gut gemacht.

+1

Ja, Mischflüsse (hier, Schem und VHDL) ist oft schlecht durchdacht, um es gelinde auszudrücken. Die meisten Leute bleiben also bei reinem VHDL und niemand hat die Antwort auf Ihre Frage. Achtet nicht zu sehr auf Altera, es ist wahrscheinlich die Industrienorm. (Auch reines HDL ist leichter zu anderen Herstellern zu portieren. Nur etwas erwähnenswert zu Verkaufsmitarbeiter ...) –

+0

Ich versuche, von Blöcken zu reinen VHDL (für die Portabilität und "generieren" Befehl) zu bewegen, aber es ist nicht aufgetreten für mich wird das Programm berücksichtigen, was auf dem Block-Symbol und nicht in der Datei, vor allem nach der Kompilierung. Zumindest sollte das Aktualisieren von Komponenten das beheben - und doch tut es das nicht. – Benji