Ich habe sowohl für SystemC und System Verilog/VMM zur Verifikation verwendet, und die Antwort ist, es kommt darauf an. Als ich mit einem Startup unterwegs war, das nur ein geringes Budget hatte und versuchte, seinen ersten ASIC zu installieren, war SystemC eine natürliche Wahl, weil es auf unserem Low-Budget-Simulator lief und SystemVerilog nicht. Mit SystemC müssen Sie weder den PLI noch den DPI verwenden. Sie instanziieren Ihr SystemC-Modell tatsächlich als eine Komponente in Ihrer Testbench, die interessant ist.
Allerdings ist SystemC eine C++ - Bibliothek, die keine sehr intuitive Syntax hat. Sie sollten einen anständigen C++ - Hintergrund haben, bevor Sie versuchen, die SystemC-Bibliothek zu lernen. Die Bücher dafür, die verfügbar sind, sind meist scheiße, bis auf "SystemC from the Ground Up" von David Black.
Der Anfang gesagt, von dem, was ich gesehen habe, ist SystemC natürlich eine High-Level-Modellierungssprache, keine Verifikationssprache, und niemand mit einem Budget, um echte Simulatoren zu kaufen verwendet SystemC für die Verifikation. Vom Standpunkt der allgemeinen Karriereentwicklung aus würde ich System Verilog verwenden, wenn es Ihnen zur Verfügung steht. Außerdem können Sie die DPI immer für die Schnittstelle zu Ihrem C-Modell für die Ausgabeüberprüfung verwenden, die immer noch Generatoren, Monitore und Anzeigetafeln verwendet, die in SV/VMM geschrieben sind.
Vielen Dank für Ihre nette Erklärung. Ich fand auch heraus, dass System-C ein Overkill ist, und implementierte die DPI-Ebene für die Verknüpfung des Verilog-Codes mit 'C. Das Beste ist: "IT WORKS". Vielen Dank noch mal. – Alphaneo