rtl

    1Hitze

    4Antwort

    Verilog oder Systemc für Testbench

    Ich habe die Aufgabe, einige Verilog-basierte RTL-Code zu überprüfen. Jetzt scheint die Codierung der RTL-Testbench mit Verilog sehr schwierig zu sein (für mich). Also würde ich gerne eines der folgen
    verilog hardware systemc rtl 2009-03-17

    6Hitze

    3Antwort

    Programm zum Erstellen eines Verilog-Blockdiagramms

    Ich möchte ein Programm erstellen, um Verilog zu analysieren und ein Blockdiagramm anzuzeigen. Kann mir jemand helfen, welche Algorithmen ich untersuchen muss? Ich habe einen guten Verilog-Parser gefu
    algorithm verilog rtl 2013-07-30

    0Hitze

    1Antwort

    generate generieren verilog + error near generate (veri - 1137)

    Ich schreibe Verilog-Code aus einigen Tagen und eine Frage, die ich habe, ist 'Können wir schreiben Block innerhalb generieren Block' schreiben? Ich schreibe eine RTL etwas wie folgt aus: Where 'n' is
    verilog system-verilog rtl 2016-08-02

    3Hitze

    5Antwort

    FPGA-basierte RTL-Auswertung

    Derzeit teste ich einige RTL, ich benutze ncverilog, und es ist sehr ... sehr langsam. Ich habe gehört, dass, wenn wir eine Art von FPGA-Boards verwenden, die Dinge schneller sein werden. Ist es echt?
    hardware verilog fpga rtl 2009-03-31

    1Hitze

    1Antwort

    Verilog: Der Speicherblock Instanziierung

    habe ich den folgenden Code 2-D-Speicher in einem Verilog zu instanziiert reg [15:0] data_pattern_even [3:0] = {16'hFFFF,16'hFFFF,16'hFFFF,16'hFFFF}; reg [15:0] data_pattern_ev [3:0] = {16'hFFFF,16'
    verilog fpga rtl 2016-06-17

    0Hitze

    1Antwort

    Erwartete eine umfangreichere RTL Viewer

    Ich synthetisierte meine VHDL-Code. Als ich den RTL-Viewer sah, erwartete ich ein weiteres Ergebnis. Ich habe einen State-Machine-Build mit VHDL-Code (siehe unten) und habe das folgende Ergebnis (sieh
    vhdl rtl 2016-05-17

    0Hitze

    1Antwort

    Verwechselt zwischen Latch und Flip-Flop

    Wenn eine Latch-basierte und Gate-Clock-Gating-Technik verwendet wird dann was wäre das Verhalten der Latch für diese unten schematisch. Kann jemand das erwartete Verhalten für das gleiche erzählen? A
    verilog hdl rtl 2016-03-29
Letzte Frage