Ich bin ein Neuling zu Verilog. Ich habe meinen Code mit ganzzahligen Eingängen und Ausgaben in vhdl konstruiert. Jetzt möchte ich den gleichen Code in Verilog konstruieren. Aber ich habe erfahren, da
Ich arbeite an einem einfachen Sign-Extender in Verilog für einen Prozessor, den ich für Computer Architecture erstelle. Hier ist, was ich habe, so weit: [EDIT: Changed die Auswahl Aussage leicht] `ti