Wo kann xilinx ISE gezwungen werden, Block-Rams zu verwenden?

Question

Ich synthetisierte ein kleines Gerät, um die Block-Ram-Inferenz zu testen.

Ich bekam eine Nachricht von XST:

Der kleine RAM implementiert auf LUTs, um Maximierung der Leistung sein und RAM-Ressourcen sparen blockieren. Wenn Sie seine Implementierung auf Block erzwingen möchten, verwenden Sie Option/Einschränkung ram_style.

aber ich weiß nicht, wo diese Option/Einschränkung finden entweder in ISE (11.1 in meinem Fall) oder in Constraint-Dateien ...

Ich will nicht VHDL verwenden Attribute direkt in meinem Code.

Answer 1

In Ihrem Projektverzeichnis finden Sie eine Datei namens "your-design.xst". Sie können die folgenden am Ende der Liste (oder irgendwo nach „run“) hinzufügen:

-ram_style block # (| auto | distributed) 
-rom_style block # (| auto | distributed) 

Diese sollten Sie BRAM-Mapping stellen Sie sicher, statt verteilt RAM zu bekommen sind (die LUT-basierte Speichereinrichtung).

Diese Option auch nützlich sein könnte:

-auto_bram_packing yes # (| no) 

Denken Sie daran, dass jeder von denen auf einer Linie ihrer eigenen sein müssen, und dass Sie das Zeichen „#“ entfernen müssen und was kommt danach .

Wenn Sie die ISE GUI verwenden, gehen Sie zu

Synthesis -> Process Properties -> HDL options 

und die oben genannten Optionen dort wählen.

(BTW, wir versuchen, eine SE-Website zu FPGAs gewidmet zu beginnen ... halte es ... http://area51.stackexchange.com/proposals/20632/programmable-logic-and-fpga-design?referrer=YmxhQ2OJUo-FAaI1gMp5oQ2 unterstützt)

Answer 2

ausführen -ram_style BLOCK kann den Trick in der Befehlszeile ausführen.