Clock Management Altera DE 1

Question

Ich entwerfe einen Prozessor basierend auf der Altera DE1-Platine. Mein größtes Anliegen ist das Energiemanagement. Ich verstehe, dass DE1 Board 3 Clock-Eingänge und einen externen Clock-Eingang, der in meinem Design verwendet werden kann. Allerdings würde ich jeweils nur eine davon verwenden.

Gibt es eine Möglichkeit, unbenutzte Uhren auszuschalten und nur dann einzuschalten, wenn sie benötigt werden? Aus dem Benutzerhandbuch ist die Taktfreigabe für die 3 Takteingänge mit Vcc kurzgeschlossen.

Answer 1

Der Stromverbrauch der 3 externen Taktgeneratoren ist wahrscheinlich nicht der größte Leistungsverlust in einem System mit DE1-Boards, da Sie sehr wahrscheinlich noch viele andere unbenutzte Teile auf der DE1-Platine haben, die noch mehr Strom verbrauchen als die zusätzlichen Taktgeneratoren.

Wenn ein Takt innerhalb des FPGA ungenutzt ist, dann wird die Leistungsaufnahme im FPGA durch einen Taktsignaleingang minimal sein, da der Takt nicht intern im FPGA verteilt wird und somit nicht viel Strom verbraucht.