fsm

0Hitze

1Antwort

Iterationslimit erreicht - einfacher Zähler in VHDL FSM

Ich habe den Fehler "Iterationslimit erreicht" in einem einfachen FSM. Dies ist ein Teil einer größeren FSM, die ich für eine Klassenzuweisung machen muss, und ich habe das Problem in diesem spezielle

iteration vhdl limit counter fsm 2016-07-02

---

8Hitze

2Antwort

Akka Java FSM von Beispiel

Bitte beachten Sie: Ich bin ein Java-Entwickler ohne Scala-Kenntnisse (leider). Ich würde verlangen, dass jedes Codebeispiel, das in der Antwort bereitgestellt wird, Akka's Java API verwendet. Ich ver

java akka actor fsm 2015-06-16

---

7Hitze

1Antwort

Was bedeutet 1-, 2- oder 3-Prozess für eine FSM in VHDL?

Es scheint, als gäbe es einige Diskussionen darüber, wie endliche Automaten (FSMs) in VHDL zu codieren sind. Die Leute sprechen über 1-Prozess-, 2-Prozess- oder 3-Prozess-FSMs, als ob jeder genau wüss

coding-style vhdl fsm 2014-10-28

---

-1Hitze

1Antwort

Umgang mit vielen Ausgaben in einem endlichen Automaten verilog

Also versuche ich meine erste FSM zu implementieren, und ich bin sehr verwirrt. Die Codes ein bisschen zu lang, so lassen Sie mich zusammenfassen: ich mit deklarieren Ein- und Ausgänge Dann Zustand Er

verilog fsm 2016-05-03

---

-1Hitze

1Antwort

Python-Zustandsmaschine: Reset-Schleife?

Ich brauche meine FSM, um die binäre zu lesen, mit den Zuständen und Übergängen zu vergleichen. Dann sagen Sie, ob es akzeptiert oder abgelehnt wird. Der Akzept-Zustand ist eine einfache 010. Im Momen

python fsm 2016-05-03

---

0Hitze

1Antwort

FT600 Schnittstelle mit FPGA

Ich bin Schnittstelle mit einem FT600 16-Bit-Chip für USB3.0 Kommunikation. Der Computer kommuniziert über den FT600 mit dem FPGA und umgekehrt. Ich habe eine FSM erstellt, um entsprechende Signale zu

usb verilog fpga fsm microblaze 2016-06-29

---

0Hitze

1Antwort

Finite-State-Maschinen, wie minimale und maximale Treffer zu implementieren

Ich versuche, eine Fsm zu implementieren und es geht gut. Ich kann Zeichenfolgen eingeben und sehen, ob sie gültig sind und all diese Dinge. Allerdings haben reguläre Ausdrücke (die fms sind) diese Ei

algorithm fsm 2016-04-01

---

0Hitze

1Antwort

FSM Implementierung eines Entprellschaltung in Verilog (Fehler in der Zeit Zecke)

Ich brauche ein Problem in FPGA-Prototyping von Verilog Beispiele zu lösen Pong Wenn sein Autor Fehler oder ich etw falsch tun, wenn ich auf simulieren vivado ich finde keine Änderung in q_reg <= q_ne

verilog fpga fsm 2016-07-10

---

1Hitze

1Antwort

Umwandlung eines Systemmodells in ein Übergangssystem zur Modellprüfung

Momentan versuche ich, einen Systemprototyp in das Übergangssystemmodell zu konvertieren. Ich habe einige LTL-Eigenschaften und ich möchte diese Eigenschaften mit Model-Check-Tool NuSMV überprüfen. Ic

fsm model-checking nusmv transition-systems 2016-07-13

---

0Hitze

1Antwort

Was sind einige Motoren für allgemeine endliche Automaten?

Die Anforderungen sind: Grund automat Funktionen: Zustände, Ereignisse, Regeln Flexibilität (Integration mit externen Sprach-Tool zur Analyse, Klassifizierung, Suche) Deklarativsätzen, Änderungen ohne

nlp text-mining rule-engine finite-automata fsm 2016-04-12

---