asic

27Hitze

14Antwort

Werkzeug zum Zeichnen von Zeitdiagrammen

Vor kurzem arbeite ich mit einer Hardware-Design-Gruppe, die eine ASIC entwickelt. Und ich zeichne viele Timing-Diagramme, für die ich Microsoft Excel verwende, da es einfach ist, in Word-Dokument zu

hardware verilog asic timing-diagram 2009-10-06

---

5Hitze

1Antwort

Beziehung zwischen Floping und Meta-Stabilität

Während Takt-Domänen-Konvertierungen (Rate Matched) wir die Daten in der Regel Doppel-Flop, um metastabile Zustände zu vermeiden. Double-Floping reduziert nur die Wahrscheinlichkeit von Metastabilität

fpga asic 2012-08-22

---

0Hitze

1Antwort

SVA-Eigenschaft für eine einfache Wellenform

Wellenform: - Ich habe eine Eigenschaft wie: property p1; a |=> (b == 1)[=2] ##1 (c == 1)[=2] endproperty Aber diese Eigenschaft funktioniert nicht gut für diese Wellenform, es isn arbeite nic

verilog system-verilog verification asic system-verilog-assertions 2016-06-26

---

1Hitze

2Antwort

Clock Domain Crossing für Puls- und Pegelsignal

Für Pulse verwenden wir Pulse-Synchronizer und für Level Signal verwenden wir 2-Flop-Synchronizer aber was ist, wenn das Signal Pulse oder Level Verhalten haben kann. Gibt es eine Möglichkeit, das zu

verilog cdc asic digital-design 2016-06-28

---

0Hitze

1Antwort

Timing für ASIC Design, richtige Taktung für eine D/A

Ich mache meine erste ASIC und ich habe Probleme, etwas zu verstehen. Ich habe einen internen Takt von 80MHz, der auf einem Pin des ASIC erscheint, die anderen Pins enthalten die Datenausgangsstifte,

clock timing asic 2016-03-21

---

1Hitze

3Antwort

Was umfasst "Ergebnisqualität (QoR)"?

Die Anbieter von EDA-Tools für HDL-Design und -Simulation verwenden zunehmend den Begriff Ergebnisqualität (QoR). Insbesondere wenn es um High-Level-Synthese (HLS) für FPGAs geht, wird der Begriff in

vhdl verilog fpga hdl asic 2016-03-27

---