fpga

0Hitze

1Antwort

VHDL Wie können einige Schaltflächen nach dem Erstellen des Prozesses entprellt werden?

Ich bin neu in VHDL. Ich habe einen Prozess für mein Projekt (einen Timer) gemacht, der zwei Tasten beinhaltet (M - Inkrementiere Minuten und S - Inkrementiere Sekunden). Ich muss sie enthüllen. Ich k

vhdl fpga hardware-programming 2016-04-16

---

0Hitze

1Antwort

Dieser vhdl Code tut nicht was ich will. Was mache ich falsch?

Ich arbeite an einem Schulprojekt und ich muss eine Maschine entwerfen, die Tickets verkauft. Es gibt viele Anforderungen und ich habe auf viele von ihnen aufgepasst, aber ich habe ein kleines Problem

project vhdl implementation fpga 2016-04-18

---

-1Hitze

1Antwort

Beginn: Vergleich Erklärung im prozeduralen Block

Im Rahmen einer Vortragsreihe über Verilog HDL für die FPGA-Programmierung habe ich diesen Code erhalten, um einen vorzeichenbehafteten 8-Bit-Komparator zu erzeugen. Ich habe dies in xillinx ISE simul

verilog fpga hdl 2016-04-22

---

1Hitze

1Antwort

Verilog Datentypen

Ich studiere Verilog als Teil meines Studium aber mein Modul Dozent links, so war ich hier für einige Hilfe der Hoffnung, Ein Beispiel haben wir für ein parametrischer n-Bit-Grau zu Binärcode gegeben

verilog fpga hdl 2016-04-23

---

0Hitze

1Antwort

Einfachste Möglichkeit, eine unterzeichnete Nummer zu verschieben

Ich multipliziere eine 2s Kompliment Gleitkommazahl und es für einige Mathematik in einem DSP verwenden. Ich bekomme das Ergebnis und möchte es zurückschalten, aber ich bin mir nicht sicher über die e

floating-point vhdl fpga twos-complement 2016-04-24

---

0Hitze

1Antwort

Wie zweistellige BCD in Binär konvertieren?

Ich möchte einen Taschenrechner basierend auf FPGA Board (spartan 3) machen. Ich habe folgenden Code module bcd_converter( input [7:0] R, output reg [3:0] Hundreds, output reg [3:0] Tens, output re

verilog fpga spartan 2016-04-25

---

0Hitze

1Antwort

VHDL: Kosinus Lookup Tabelle

Ich arbeite mit VGA auf meinem Basys3 FPGA, und ich möchte derzeit eine Zonenplatte zeichnen, für die die Gleichung ist (1 + cos (k * r^2))/2, wobei r ist der Abstand von der Plattenmitte und k = 2 *

drawing vhdl fpga lookup-tables vga 2016-04-26

---

0Hitze

1Antwort

Wie kann ich Audio Stream-Eingang als Binärzahl für AES-Verschlüsselung in Verilog erhalten?

Ich mache ein Projekt, in dem ich den Code für AES-128-Verschlüsselungsalgorithmus in Verilog mit einem festen Eingang (128-Bit) geschrieben habe, jetzt möchte ich Audio-Stream als Binärzahl und verwe

matlab cryptography aes verilog fpga 2016-04-28

---

0Hitze

1Antwort

Ob die kombinatorische Schaltung weniger Betriebsfrequenz hat als die sequentielle Schaltung?

Ich habe einen Algorithmus-SHA3-Algorithmus auf 2 Arten entwickelt - kombinatorische und sequenziell. Der sequenzielle Entwurf, der mit der Uhr ist, wenn synthetisiert wird, gibt die Zusammenfassung d

fpga xilinx sequential digital flip-flop 2016-05-02

---

2Hitze

1Antwort

Wie kann ich unbegrenzte Schleifen im FPGA implementieren?

Ich verstehe, dass Schleifen, die für vordefinierte Anzahl von Iterationen ausgeführt werden, während HLS entrollt werden. Aber was ist mit Loops ohne vordefinierte Grenzen? z. B. for (i = 0; i < j; i

vhdl verilog fpga 2016-05-05

---