verilog

0Hitze

1Antwort

Verilog Fragen

Ich weiß nicht, was mit meinem Code falsch ist, wahrscheinlich eine Menge Dinge. Im Moment kann ich nicht herausfinden, wie ich meinen En-Ausgängen Registerwerte zuweisen kann. Ich bin jetzt verpflich

output verilog assign digital digital-logic 2016-03-29

---

0Hitze

1Antwort

Verwechselt zwischen Latch und Flip-Flop

Wenn eine Latch-basierte und Gate-Clock-Gating-Technik verwendet wird dann was wäre das Verhalten der Latch für diese unten schematisch. Kann jemand das erwartete Verhalten für das gleiche erzählen? A

verilog hdl rtl 2016-03-29

---

0Hitze

1Antwort

So zeigen Sie den Inhalt eines Megafunction-RAM von Quartus nach der Simulation an

Ich habe eine Single-Port-RAM-Mega-Funktion, die mit einer MIF-Datei initialisiert wird. Ich möchte den Inhalt des RAM nach der Simulation von Modelsim sehen. Gibt es eine Möglichkeit, dies zu tun?

verilog quartus 2016-03-29

---

0Hitze

1Antwort

In Verilog, wie verwende ich eine Variable in der Logik

sagen, dass ich den folgenden Code haben: genvar i,j; generate for(i = 0; i < MAX; i = i + 1) begin: gen_blah for(j = 0; j < MAX; j = j + 1) begin: gen_foo assign match[i] = entry[j] = i;

verilog system-verilog 2016-03-29

---

0Hitze

1Antwort

Der Verilog-Modulausgang ist X, auch wenn ihm ein Wert zugewiesen wurde

Ich habe ein einfaches 8-Bit-Paritätsprüfmodul, um die Ergebnisse zu überprüfen und Merker zu setzen. Der Ausgang dieses Moduls ist immer X, und ich kann nicht für das Leben von mir herauszufinden, wa

verilog 2016-03-31

---

2Hitze

1Antwort

"Ungültige Ausgabe oder Inout-Port-Verbindung für" Port "

Ich habe einen kleinen Code für Zweipunkt-FFT, wo meine Eingaben (64-Bit-Komplex) sind in IEEE-754-Format (doppelte Genauigkeit) codiert. Hier ist der Link für meine Codes (butterfly-Modul, Addierer/S

verilog 2016-03-31

---

0Hitze

2Antwort

Verilog VGA Signal Implementierung: "gestreckt horizontal"

Ich implementiere das XGA (1024x768) Video Protokoll mit einem Altera FPGA. Ich habe Bilder mit korrekter Farbe und gestochen scharfer vertikaler Anzeige (d. H. Das Setzen jedes n-ten vertikalen Pixel

verilog fpga altera vga 2016-04-01

---

-1Hitze

1Antwort

Wie kann man einen generischen NxM-Array-Multiplikator mit Verilog erzeugen?

Ich habe vorher ein 8 Bit um 8 Bit gemacht, aber es war nicht generisch. Ich kann nicht herausfinden, wie man den Code justiert, um es NxM Bit zu machen. Kann mir jemand helfen?

verilog system-verilog iverilog 2016-04-01

---

0Hitze

2Antwort

Verilog: For-Schleife innerhalb einer immer

Ich versuche, ein Modul zu implementieren, die eine For-Schleife innerhalb eines immer Block verwenden Wir verwenden ein Array von 0 & 1, um die Anzahl der empfangenen Signale für eine bestimmte Zeit

verilog 2016-04-01

---

0Hitze

1Antwort

Zusatz funktioniert nicht in For-Schleife Verilog

Ich versuche, einen Verilog-Code zu schreiben, der zwei Gleitkommazahlen multipliziert. Der Versuch, sich durch Verschieben und Hinzufügen auf zwei Mantisse zu vervielfachen, ist der Punkt, an dem ich

for-loop verilog addition vivado 2016-04-01

---