verilog

10Hitze

3Antwort

Was ist der Unterschied zwischen Verilog! und ~?

Es endete also, dass der Fehler, der mich tagelang gehalten hatte, ein Codeabschnitt war, der zu "False" ausgewertet werden und "True" auswerten sollte. Mein anfänglicher Code ging so etwas wie: if(~x

verilog boolean-logic modelsim 2013-05-07

---

8Hitze

2Antwort

Verwenden von Parametern zum Erstellen von Konstanten in Verilog

Ich möchte einen Parameter aufnehmen und eine Anzahl von Nullen, die dem Parameter entsprechen, einer Konstante zuweisen und diese Konstante zum Vergleich verwenden. wie mache ich es ? Zum Beispiel, s

verilog 2014-01-21

---

5Hitze

1Antwort

Was wird zum Kompilieren und Simulieren von Verilog-Programmen unter Mac OS X 10.6.8 verwendet?

Ich bin ein Student im zweiten Jahr. Ich bin verpflichtet, Verilog-Programme als Teil meines Lehrplans zu simulieren. Aber leider benutzt mein College Xilinx ISE und es ist nicht für Mac verfügbar. Al

macos verilog hdl 2013-10-14

---

6Hitze

1Antwort

Wie gestalte ich einen 64 x 64-Bit-Array-Multiplikator in Verilog?

Ich weiß, wie man einen 4x4 Array-Multiplikator entwickelt, aber wenn ich der gleichen Logik folge, wird die Codierung langweilig. 4 x 4 - 16 Teilprodukte 64 x 64 bis 4096 Partialprodukte. Zusammen mi

verilog multiplication 2013-05-23

---

7Hitze

3Antwort

Verwendung von für immer und immer Anweisungen

Beide folgenden Codes generieren eine Uhr. Ich muss wissen, ob es irgendeinen Gebrauch der Schleife für immer gibt außer Taktgenerierung? Ich bin nur in der Uhrengeneration für immer gereist. Wenn es

verilog 2013-04-10

---

8Hitze

1Antwort

Ein Modul in Verilog einschließen

Ich möchte ein Verilog-Modul in eine andere Datei aufnehmen. Wie kann ich es in den Code einfügen und wie kompiliere ich den Code, um die Header-Datei einzuschließen? Ist es wie in c?

verilog 2013-10-29

---

5Hitze

1Antwort

Was folgt in Verilog immer mit # (...) pound mean?

Ich versuche, Verilog, und in einem einfachen Taktgenerator Beispiel zu lernen, sehe ich den folgenden Code: always #(cycle/2) clk ~= clk ich immer gesehen habe @ (*) vor, sondern Pfund (#) nicht. I

verilog 2013-04-15

---

6Hitze

3Antwort

Programm zum Erstellen eines Verilog-Blockdiagramms

Ich möchte ein Programm erstellen, um Verilog zu analysieren und ein Blockdiagramm anzuzeigen. Kann mir jemand helfen, welche Algorithmen ich untersuchen muss? Ich habe einen guten Verilog-Parser gefu

algorithm verilog rtl 2013-07-30

---

5Hitze

2Antwort

Huckepack zum UVM-Fehler

Gibt es einen einfachen Weg, um eine benutzerdefinierte Funktion an UVM_ERROR Makro ohne Manipulation der UVM-Bibliothek huckepack (dh wann immer ein UVM-Fehler irgendwo in der Umgebung aufgerufen wir

verilog system-verilog uvm 2013-09-25

---

6Hitze

2Antwort

SystemVerilog-Programmblock vs. traditionelle Testbench

Gibt es irgendwelche Funktionen von SV, die ein Programmblock bietet, die mit anderen Methoden nicht dupliziert werden können? Die weniger konkrete Version dieser Frage lautet: Soll ich mich mit Progr

unit-testing testing verilog system-verilog 2013-08-23

---